Rangkuman Sistem Digital/Aldo Ardiansyah/211080200122
RANGKUMAN SISTEM DIGITAL
Pengenalan Logika Gerbang Dasar
Tampilan Deeds
1. Gerbang AND
Gerbang AND memerlukan 2 atau lebih masukan (Input) untuk menghasilkan hanya 1 keluaran (Output). Gerbang AND akan menghasilkan Keluaran (Output) Logika 1 jika semua Masukan (Input) bernilai Logika 1 dan akan menghasilkan Keluaran (Output) Logika 0 jika salah satu dari Masukan (Input) bernilai Logika 0. Rangkaian AND dinyatakan sebagai Z= A*B atau Z=AB (tanpa simbol).
Simbol Gerbang AND
2. Gerbang OR
Gerbang OR memerlukan 2 atau lebih Masukan (Input) untuk menghasilakn hanya 1 Keluaran (Output). Gerbang OR akan menghasilkan Keluaran (Output) 1 jika satu dari Masukan (Input) bernilai Logika 1 dan jika ingin menghasilkan Keluaran (Output) Logika 0, maka semua Masukan (Input) harus bernilai Logika 0. Rangkaian OR dinytakan sebagai Z = A + B
Simbol Gerbang OR
3. Gerbang NOT (Inverter)
Gerbang NOT hanya memerlukan sebuah Masukan (Input) untuk menghasilkan hanya 1 Keluaran(Output0. Gerbang NOT disebut juga dengan Inveter (Pembalik) karena menghasilkan Keluaran (Output) yang berlawanan (Kebalikan) dengan Masukan atau Inputnya. Berarti jika kita ingin mendapatkan Keluaran (Ouput) dengan nilai Logika 0 maka Input atau Masukannya harus bernilai Logika 1. Rangkaian NOT dinyatakan Sebagai Z =
Simbol Gerbang NOT
4. Gerbang NAND (NOT AND)
Arti NAND adalah NOT AND atau BUKAN AND, Gerbang NAND merupakan Kombinasi dari Gerbang AND dan Gerbang NOT yang menghasilkan kebalikan dari Keluaran (Output) Gerbang AND. Gerbang NAND akan menghasilkan Keluaran Logika 0 apabila semua masukan (Input) pada Logika 1 dan jika terdapat sebuah Input yang bernilai Logika 0 maka akan menghasilkan keluaran (Output) Logika 1. Rangkaian NAND dinyatakan sebagai Z =
Simbol Gerbang NAND
5. Gerbang Logika NOR
Arti NORadala NOT OR atau BUKAN ATAU, Gerbang NOR merupakan kombinasi dari Gerbang OR dan NOT yang menghasilkan keluaran Logika 0 jika salah satu daro masukan (Input) bernilai Logika 1 dan jika ingin mendapakan keluaran Logika 1, maka semua masukan (Input) harus bernilai Logika0. Rangkain NOR dinyatakan sebagai Z =
Simbol Gerbang NOR
6. Gerbang X- OR (Exclusive OR)
X-OR adalah singkatan dari Exclusive OR yang terdiri dari 2 masukan (Input) dan 1 keluaran (Output) Logika. Gerbang X-OR akan menghasilkan keluaran (Output) Logika 1 jika semua masukan-masukannya (Input) mempunyai nilai Logika yang berbeda. Jika nilai Logika Inputnya sama, maka akan memberikan hasil keluaran Logika 0 Rangkaian X-OR dinyatakan sebagai Z = (
Simbol Gerbang X-OR
7. Gerbang Logika XNOR
Seperti Gerbang X-OR, Gerbang X-NOR juga terdiri dari 2 masukan (Input)dan 1 keluaran (Output). X-NOR adalddah singkatan dari exclusive NOR dan merupakan kombinasi dari Gerbang NOR dan Gerbang NOT. Semua masukan atau Inputnya bernilai Logika yang sama dan akan menghasilakn keluaran (ouput) Logika 0 jika semua masukan atau Gerang X-OR Exclusive. Rangkaian X-NOR dinyatakan sebagai Z = (
Simbol Gerbang X-NOR
Pembahasan 2
Aljabar Boolean Aljabar Boolean memuat variable dan simbul operasi untuk Gerbang Logika. Simbol yang digunakan pada aljabar Boolean adalah: (.) untuk AND, (+) untuk OR, dan () untuk NOT. Rangkaian Logika merupakan gabungan beberapa Gerbang, untuk mempermudah penyeleseian perhitungan secara aljabar dan pengisian tabel kebenaran digunakan sifat-sifat aljabar Boolean.
Dalam aljabar boolean digunakan 2 konstanta yaitu Logika 0 dan Logika 1. Etika Logika tersebut diimplementasikan kedalam Rangkaian Logika maka Logika tersebut akan bertaraf sebuah tegangan. Kalau Logika 0 bertaraf tegangan rendah (aktive low) sedangkan kalau Logika 1 bertaraf tegangan tinggi (aktive high). Pada teori - teori aljabar boolean ini berdasarkan aturan - aturan dasar hubungan antara variabel – variabel Boolean.
Ø Dahlil-dahlil Boolean (Boolan postuales)
ü Pl: X= 0 or X=1
ü P2: 0.0 =0
ü P3: 1+1 = 1
ü P4: 0 +0 = 0
ü P5: 1.1= 1
ü P6: 1.0 =0.1= 0
ü P7: 1+0 =0 +1 = 1
Ø Theorema Aljabar Boolean
ü T1: Commutative Law
a. A +B = B + A
b. AB = B. A
ü T2 : Associative Law
a. (A+B) +C = A + (B +C )
b. (A.B). C= A. (B.C)
ü T3: Distributive Law
a. A. (B+C) = A .B + A. C
b. A + (B. C) = (A + B ). (A + C)
ü T4: Identity Law
a. A + A = A
b. A. A= A
ü T5: Negation Law
a. (A')= A'
b. (A')' = A
ü T6: Redundant Law
a. A + A. B = A
b. A. (A+B) = A
ü T7: 0 + A = A
1.A = A
1 + A = 1
0.A = 0
ü T8: A'+ A = 1
A'. A=0
ü T9: A + A'. B= A + B A. (A' + B) = A. B
ü T10: De Morgan's Theorem
a. (A+B)' = A'. B'
b. (A. B)'= A'+ B'
Karnaugh (Karnaugh Map, K-map) dapat digunakan untuk menyederhanakan persamaan Logika yang menggunakan paling banyak enam variable. Dalam laporan ini hanya akan dibahas penyederhanaan persamaan Logika hingga empat variable. Penggunaan persamaan Logika dengan lima atau enam variable disarankan menggunakan program computer.
Peta merupakan gambar suatu daerah. Peta karnaugh menggambarkan daerah Logika yang telah di jabarkan pada table kebenaran. Penggambaran daerah pada peta karnaugh harus mencakup semuah Logika. Daerah pada Peta Karnaugh dapat tamping tindih antara satu kombinasi variable dengan kombinasi variable yang lain.
1. K-Map 2 variable
Pada K-Map 2 variabel, variabel yang digunakan yaitu 2. Misalnya variabel A & B. Catatan: Untuk setiap variabel yang memiliki aksen, maka di dalam tabel ditulis 0. Untuk setiap variabel yang tidak memiliki aksen, maka di dalam tabel ditulis 1 Contoh: A' (ditulis 0). B (ditulis 1).
Desain/model pemetaan K-Map 2 variabel dapat dibentuk dengan 2 cara seperti pada Gambar dibawah ini: Pada pembahasan ini, penulis menggunakan desain pemetaan Model 2 seperti berikut:
Dalam menetukan hasil pemetaan, ambil daerah yang berbentuk sebagai berikut:
Contoh soal:
Sederhanakan persamaan Logika berikut dengan K-Map : y = A1B1 + AB1
2. K-Map 3 Variable
Pada K-Map 3 Variable, variable yang digunakan yaitu 3. Missal vairabel A, B, dan C.
Desain pemetaan K-Map 3 variabel dapadt dibentuk 4 cara seperti pada Gambar dibawah ini. Pada pembahsaan ini, penulis hanya menggunakan desain pemetaan Model 2 seperti berikut;
Contoh soal:
Sederhanakan persamaan logika berikut dengan K-Map:
Y = ABC1 + ABC + AB1C + AB1C1
3. K- Map 4 Variabel
Pada K-Map 4 variabel, variable yang digunakan. Misalnya variable A, B, C, dan D Desain pemetaannya K-Map 4 variabel dapat dibentuk dengan 2 cara seperti pada Gambar dibawah ini. Pada pembahasaan ini, penulis hanya menggunakan desain pemetaan Model 2 seperti berikut:
Contoh soal:
Sederhanakan persamaan logika berikut dengan K-Map:
Pembahasan 3
MULTILEVEL NAND DAN NOR
Gerbang NAND dan NOR merupakan gerbang universal, artinya hanya dengan menggunakan jenis gerbang NAND saja atau NOR saja dapat mengaktifkan fungsi dari 3 gerbang dasar yang lain (AND, OR, NOT).Multilevel, artinya: dengan mengimplementasikan gerbang NAND atau NOR, akan ada banyak level / tingkatan mulai dari sisi input sampai ke sisi output. Keuntungan penggunaan NAND saja atau NOR saja dalam sebuah rangkaian digital adalah dapat mengoptimalkan seluruh gerbang yang terdapat dalam sebuah logika IC sehingga kita bisa lebih mengirit biaya dan juga tempat-tempat irit karena tidak terlalu banyak IC yang digunakan (padahal tidak semua gerbang yang ada dalam IC tersebut yang digunakan). Adapun cara melakukan konversinya dapat kita lakukan dengan dua cara yaitu:
2. Langsung menggunakan gambar padanan.
PEMBAHASAN
Diketahui sebuah persamaan logika sebagai berikut:
Y = (A + B)C +
Selesaikan persamaan tersebut hanya dengan gerbang logika NAND saja.
Jawab:
Kalau persamaan awal (soal) kita buatkanlah rangkaian digitalnya, maka akan terlihat seperti berikut;
Pada gambar di atas dapat kita lihat bahwa rangkaian terdiri dari satu buah gerbang NOT, dua buah gerbang AND dan dua buah Gerbang OR. Artinya kita harus membeli tiga macam IC yaitu AND, OR dan NOT, tetapi tidak semua gerbang yang ada dalam IC tersebut terpakai dalam rangkaian. Artinya adalah kita sudah melakukan pemubaziran (membuang sia-sia) gerbang lainnya, padahal kita sudah membeli dan banyak memakan tempat.
Setelah penyederhanaan dengan menggunakan persamaan logika di atas kita dapat membuat logika baru dengan gerbang NAND saja jika kita gambarkan rangkaiannya seperti berikut:
Dengan cara diatas terlihat kita hanya menggunakan dua IC NAND untuk membangun sebuah rangkaian yang berfungsi sama. Ini berarti kita sudah bisa menghemat ruang dan tempat.
Selelsaikan persamaan tersebut dengan menggunakan gerbang NOR saja.
Jawab:
Rangkaian asalnya adalah:
Sedangkan rangkaian setelah diubah ke bentuk NOR saja adalah sebagai berikut:
Dari gambar terlihat bahwa dengan membuat rangkaian menjadi berbentuk NOR saja kita tetap hanay membutuhkan dua buah IC saja yang terpakai semuanya (tidak mubazir atau terbuan sia-sia).
Pembahasan 4
Rangkaian Adder (penjumlah) adalah rangkaian elektronika digital yang digunakan untuk menjumlahkan dua buah angka (dalam sistem bilangan biner), sementara itu di dalam computer rangkaian adder terdapat pada mikroskoper dalam blok ALU (Arithmetic Logic Unit). Sistem bilangan yang digunakan dalam rangkaian adder adalah :
• Sistem bilangan biner (memiliki base/radix 2)
• Sistem bilangan octal (memiliki base/radix 8)
• Sistem bilangan Desimal (memiliki base/radix 16)
Namun, diantara ketiga sistem tersebut yang paling mendasar adalah sistem bilangan biner, sementara itu untuk menerapkan nilai negatif, maka digunakanlah sistem bilangan complement. BCD (binary-coded decimal)
Half adder adalah suatu rangkaian penjumlah sistem bilangan biner yang paling sederhana. Rangkaian ini hanya dapat digunakan untuk operasi penjumlahan data bilangan biner sampai 1 bit saja. Rangkaian half adder mempunyai 2 masukan dan 2 keluaran yaitu Sunmamary out (Sum) dan Carry out (Carry).
Rangkaian ini merupakan gabungan rangkaian antara 2 gerbang logika dasar yaitu X-OR dan AND. Rangkaian half adder merupakan dasar bilangan biner yang masing-masing hanya terdiri dari satu bit, oleh karena itu dinamakan penjumlah tak lengkap.
1. Jika A=0 dan B=0 dijumlahkan, hasilnya S (Sum) = 0.
2. Jika A=0 dan B=0 dijumlahkan, hasilnya S (Sum) = 1.
3. Jika A=1 dan B=0 dijumlahkan, hasilnya S (Sum) = 1.
4. Jika A=1 dan B=0 dijumlahkan, hasilnya S (Sum) = 0. Dengan nilai pindahan Cout (Carry Out) = 1.
Dengan demikian, half adder memiliki dua masukan (A dan B), dan dua keluaran (S dan Cout).
Rangkaian Full-Adder, pada prinsipnya bekerja seperti Half-Adder, tetapi mampu menampung bilangan Carry dari hasil penjumlahan sebelumnya. Jadi jumlah inputnya ada 3 : A, B dan Cin, sementara bagian outputnya ada 2: Sum dan Cout. Cin ini dipakai untuk menampung bit Carry dari penjumlahan sebelumnya.
Berikut merupakan symbol dari Full Adder
Rangkaian Full Adder dapat dibuat dengan menggabung 2 buah Half Adder. Rangkaian ini dapat digunakan untuk penjumlahan sampai 1 bit. Jika ingin menjumlahkan lebih dari 1 bit, dapat menggunkan rangkaian Paralel Adder yaitu gabungan dari bebrapa Full Adder.
Merupakan Suatu Rangkaian Pengurangan 2 buah bilangan biner.
Jenis-jenis rangkaian Subtractor yaitu :
Rangkaian half subtractor adalah rangkaian Subtractor yang paling sederhana. Pada dasarnta rangkaian half subtractor adalah rangkaian half adder yang dimodifikasi dengan menambahkan gerbang NOT. Rangkaian half subtractor dapat dibuat dari sebuah gerbang AND, Gerang X-OR, dan gerbang NOT.
Rangkaian ini mempunyai dua input dan dua output yaitu Sum dan Borrow Out (Bo). Rumus dasar pengurangan pada biner yaitu :
1. 0 – 0 = 0 Borrow 0
2. 0 – 1 = 1 Borrow 1
3. 1 – 0 = 1 Borrow 0
4. 1 – 1 = 0 Borrow 0
Pada Rangkaian full subtractor pin Borrow Out dihubungkan dengan pin Borrow In(Bin) sebelumnya dan pin Bin di hubungkan dengan pin Bout pada rangkaian berikutnya begitu seterusnya. Sehingga pada rangkaian Full Subtractor mempunyai 3 input dan 2 output.
Berikut merupakan symbol dari Full Subtractor
Rangkaian ini dapat digunakan untuk penjumlahan sampai 1 bit. Jika ingin menjumlahkan lebih dari 1 bit, dapat menggunakan rangkaian Paralel Subtractor yaitu gabungan dari beberapa Full Subtractor.
Pembahasan 5
1. ENKODER
1. Rangkailah gerbang logika encoder 4 – 2 berikut ini :
2. Sambungkan terminal input dengan Interactive Input dan terminal output dengan led.
3. Jalankan program.
4. Amati dan catat output terhadap kominasi keadaan input.
1. Rangkailah gerbang logika decoder 2 – 4 berikut ini :
2. Sambungkan terminal input dengan Interactive Input terminal output dengan LED.
3. Jalankan program.
4. Amati dan catat output terhadap kombinasi keadaan input.
Pembahasan 6
1. MULTIPLEKSER
1. Rangkaian gerbang logika Multiplekser 4 – 1 berikut ini :
2. Sambungkan terminal input dengan Interactive Input dan terminal output dengan LED.
3. Jalankan program.
4. Amati dan catat output terhadap kombinasi keadaan input.
2. DEMULTIPLEKSER
1. Rangkaian gerbang logika decoder 1 – 4 berikut ini :
2. Sambungkan terminal input dengan Interactive Input dan terminal output dengan LED.
3. Jalankan program.
4. Amati dan catat output terhadap kombinasi keadaan input.
Comments
Post a Comment